Perfil (CV) del personal docente investigador

Segarra Flor, Juan
Departamento: Departamento de Informática e Ingeniería de Sistemas
Área: Arquitectura y Tecnología de Computadores
Centro: Escuela de Ingeniería y Arquitectura

Research Institute: INSTITUTO DE INVESTIGACIÓN EN INGENIERÍA DE ARAGÓN (I3A)
Grupo: T58_23R: gaZ: grupo de Arquitectura de Computadores de la Universidad de Zaragoza

Tramos de investigación
  • CNEAI research evaluation. 25/04/23. (3)
Categoría profesional: Prof. Titular Univ.
Correo electrónico: jsegarra@unizar.es
Página web: https://webdiis.unizar.es/~jsegarra/
ORCID: 0000-0003-1550-735X

Líneas de investigación
  • Sistemas en tiempo real

Titulaciones universitarias
  • Ingeniero en Informática. Universidad Jaime I. 1999

Doctorados
  • Programa Oficial de Doctorado en Sistemas Informáticos Avanzados. Universidad Jaime I. 2003

Descargar currículum en formato PDF Ir a la página web personal Ir a la página ORCID

 
           

Artículos

  • Galilea Torres-Macías, Alitzel; Segarra Flor, Juan; Briz Velasco, José Luis; Ramírez-Treviño, Antonio; Blanco-Alcaine, Héctor. Fast IEEE802.1Qbv Gate Scheduling Through Integer Linear Programming. IEEE ACCESS. 2024. DOI: 10.1109/ACCESS.2024.3440828

  • Segarra, J.; Marti-Campoy, A. Improving the configuration of the predictable ACDC data cache for real-time systems. IEEE ACCESS. 2022. DOI: 10.1109/ACCESS.2022.3230068

  • Segarra, Juan; Gran Tejero, Rubén; Viñals, Víctor. A generic framework to integrate data caches in the WCET analysis of real-time systems. JOURNAL OF SYSTEMS ARCHITECTURE. 2021. DOI: 10.1016/j.sysarc.2021.102304

  • Segarra, J.; Cortadella, J.; Gran Tejero, R.; Viñals-Yufera, V. Automatic Safe Data Reuse Detection for the WCET Analysis of Systems With Data Caches. IEEE ACCESS. 2020. DOI: 10.1109/ACCESS.2020.3032145

  • Pedro-Zapater, Alba; Segarra, Juan; Gran Tejero, Rubén; Viñals, Víctor; Rodríguez, Clemente. Reducing the WCET and analysis time of systems with simple lockable instruction caches. PLOS ONE. 2020. DOI: 10.1371/journal.pone.0229980

  • Pedro-Zapater, Alba; Rodríguez, Clemente; Segarra, Juan; Gran Tejero, Rubén; Viñals-Yúfera, Víctor. Ideal and predictable hit ratio for matrix transposition in data caches. MATHEMATICS. 2020. DOI: 10.3390/math8020184

  • Segarra,J.; Rodríguez,C.; Gran,R.; Aparicio,L. C.; Viñals,V. ACDC: Small, predictable and high-performance data cache. ACM TRANSACTIONS ON EMBEDDED COMPUTING SYSTEMS. 2015. DOI: 10.1145/2677093

  • Gran, R.; Segarra, J.; Pedro-Zapater, A.; Aparicio, L. C.; Viñals, V.; Rodríguez, C. A predictable hardware to exploit temporal reuse in real-time and embedded systems. JOURNAL OF SYSTEMS ARCHITECTURE. 2015. DOI: 10.1016/j.sysarc.2015.05.001

  • Gran,R.; Segarra,J.; Rodriguez,C.; Aparicio,L. C.; Viñals,V. Optimizing a combined WCET-WCEC problem in instruction fetching for real-time systems. JOURNAL OF SYSTEMS ARCHITECTURE. 2013. DOI: 10.1016/j.sysarc.2013.07.012

  • Aparicio,L. C.;Segarra,J.;Rodríguez,C.;Viñals,V. Improving the WCET computation in the presence of a lockable instruction cache in multitasking real-time systems. JOURNAL OF SYSTEMS ARCHITECTURE. 2011. DOI: 10.1016/j.sysarc.2010.08.008

  • Cholvi, V.;Segarra,J. Analysis and Placement of Storage Capacity in Large Distributed Video Servers. COMPUTER COMMUNICATIONS. 2008

  • Segarra, J.; Cholvi,V. Convergence of Periodic Broadcasting and Video-on-Demand. COMPUTER COMMUNICATIONS. 2007. DOI: 10.1016/j.comcom.2006.12.007

Comunicaciones

  • Segarra, J.; Rodrí­guez, C.; Gran, R.; Aparicio, L. C.; Viñals,V. A small and effective data cache for real-time multitasking systems. PROCEEDINGS - REAL-TIME TECHNOLOGY AND APPLICATIONS SYMPOSIUM. 2012. DOI: 10.1109/RTAS.2012.11



© Universidad de Zaragoza | Versión 2.27.3
© Servicio de Informática y Comunicaciones de la Universidad de Zaragoza (Pedro Cerbuna 12, 50009 ZARAGOZA - ESPAÑA)