|
https://gaz.i3a.es/es/javier-resano/
https://scholar.google.es/citations?user=0aUcJpsAAAAJ&hl=es
• Acreditado por la ANECA para Catedrático de Universidad
• 4 sexenios de investigación concedidos: 2000-2005, 2006-2011, 2012-2017, 2018-2023
• 5 tesis doctorales dirigidas
• Indicios de calidad según Scopus:
o 805 citas recibidas, 59 citas/año en los últimos tres años(2021-23)
o Índice h16
• Indicios de calidad según Google Scholar:
o 1262 citas recibidas, 81 citas/año en los últimos tres años(2021-23)
o Índice h19
Artículos
- García-Poyo, M. Carmen; Bérail, Sylvain; Ronzani, Anne Laure; Rello, Luis; García-González, Elena; Nakadi, Flávio V.; Aramendía, Maite; Resano, Javier; Resano, Martín; Pécheyran, Christophe. Cu fractionation, isotopic analysis, and data processing via machine learning: new approaches for the diagnosis and follow up of Wilson's disease via ICP-MS. JOURNAL OF ANALYTICAL ATOMIC SPECTROMETRY. 2023. DOI: 10.1039/D2JA00267A
- Aramendía, Maite; Leite, Diego; Resano, Javier; Resano, Martín; Billimoria, Kharmen; Goenaga-Infante, Heidi. Isotope dilution analysis for particle mass determination using single-particle inductively coupled plasma time-of-flight mass spectrometry: application to size determination of silver nanoparticles. NANOMATERIALS. 2023. DOI: 10.3390/nano13172392
- Haut, Juan M.; Alcolea, Adrian; Paoletti, Mercedes E.; Plaza, Javier; Resano, Javier; Plaza, Antonio. GPU-friendly neural networks for remote sensing scene classification. IEEE GEOSCIENCE AND REMOTE SENSING LETTERS. 2022. DOI: 10.1109/LGRS.2020.3019378
- Alcolea, Adrián; Resano, Javier. Bayesian neural networks to analyze hyperspectral datasets using uncertainty metrics. IEEE TRANSACTIONS ON GEOSCIENCE AND REMOTE SENSING. 2022. DOI: 10.1109/TGRS.2022.3205119
- Aramendía, M.; García-Mesa, J. C.; Alonso, E. V.; Garde, R.; Bazo, A.; Resano, J.; Resano, M. A novel approach for adapting the standard addition method to single particle-ICP-MS for the accurate determination of NP size and number concentration in complex matrices; 35414390. ANALYTICA CHIMICA ACTA. 2022. DOI: 10.1016/j.aca.2022.339738
- Alcolea, A.; Resano, J. FPGA accelerator for gradient boosting decision trees. ELECTRONICS (BASEL). 2021. DOI: 10.3390/electronics10030314
- Gracia, S.; Olivito, J.; Resano, J.; Martin-Del-Brio, B.; de Alfonso, M.; Álvarez, E. Improving accuracy on wave height estimation through machine learning techniques. OCEAN ENGINEERING. 2021. DOI: 10.1016/j.oceaneng.2021.108699
- Alcolea, Adrián; Paoletti, Mercedes E.; Haut, Juan M.; Resano, Javier; Plaza, Antonio. Inference in supervised spectral classifiers for on-board hyperspectral imaging: An overview. REMOTE SENSING. 2020. DOI: 10.3390/rs12030534
- Alcolea Moreno, A.; Olivito, J.; Resano, J.; Mecha, H. Analysis of a Pipelined Architecture for Sparse DNNs on Embedded Systems. IEEE TRANSACTIONS ON VERY LARGE SCALE INTEGRATION (VLSI) SYSTEMS. 2020. DOI: 10.1109/TVLSI.2020.3005451
- Olivito, Javier; Serrano, Felipe; Clemente, Juan Antonio; Mecha, Hortensia; Resano, Javier. Analysis of the reconfiguration latency and energy overheads for a Xilinx Virtex-5 FPGA. IET COMPUTERS AND DIGITAL TECHNIQUES. 2018. DOI: 10.1049/iet-cdt.2016.0095
- Olivito, Javier; Resano Ezcaray, Javier; Briz Velasco, José Luis. Accelerating board games through Hardware/Software Codesign. IEEE TRANSACTIONS ON COMPUTATIONAL INTELLIGENCE AND AI IN GAMES. 2017. DOI: 10.1109/TCIAIG.2016.2604923
- Clemente, Juan Antonio; Gran Tejero, Rubén; Chocano, Abel; del Prado, Carlos; Resano, Javier. Hardware Architectural Support for Caching Partitioned Reconfigurations in Reconfigurable Systems. IEEE TRANSACTIONS ON VERY LARGE SCALE INTEGRATION (VLSI) SYSTEMS. 2015. DOI: 10.1109/TVLSI.2015.2417595
- Olivito, J.; Gran, R.; Resano, J.; González, C.; Torres, E. Performance and energy efficiency analysis of a Reversi player for FPGAs and General Purpose Processors. MICROPROCESSORS AND MICROSYSTEMS. 2015. DOI: 10.1016/j.micpro.2015.01.001
- Clemente, J. A.; Ramo, E. P.; Resano, J.; Mozos, D.; Catthoor, F. Configuration mapping algorithms to reduce energy and time reconfiguration overheads in reconfigurable systems. IEEE TRANSACTIONS ON VERY LARGE SCALE INTEGRATION (VLSI) SYSTEMS. 2014. DOI: 10.1109/TVLSI.2013.2271917
- Clemente, Juan Antonio; Resano Ezcaray, Jesús Javier; Mozos, Daniel. An approach to manage reconfigurations and reduce area cost in hard real-time reconfigurable systems. ACM TRANSACTIONS ON EMBEDDED COMPUTING SYSTEMS. 2014. DOI: 10.1145/2560037
- Gonzalez,C.;Sanchez,S.;Paz,A.;Resano,J.;Mozos,D.;Plaza,A. Use of FPGA or GPU-based architectures for remotely sensed hyperspectral image processing. INTEGRATION-THE VLSI JOURNAL. 2013. DOI: 10.1016/j.vlsi.2012.04.002
- Lopez,S.;Vladimirova,T.;Gonzalez,C.;Resano,J.;Mozos,D.;Plaza,A. The promise of reconfigurable computing for hyperspectral imaging onboard systems: A review and trends. PROCEEDINGS OF THE IEEE. 2013. DOI: 10.1109/JPROC.2012.2231391
- Gonzalez, C.; Resano, J.; Plaza, A.; Mozos, D. FPGA Implementation of Abundance Estimation for Spectral Unmixing of Hyperspectral Data Using the Image Space Reconstruction Algorithm. IEEE JOURNAL OF SELECTED TOPICS IN APPLIED EARTH OBSERVATIONS AND REMOTE SENSING. 2011. DOI: 10.1109/JSTARS.2011.2171673
- Clemente,J. A.;Resano,J.;González,C.;Mozos,D. A Hardware implementation of a run-time scheduler for reconfigurable systems. IEEE TRANSACTIONS ON VERY LARGE SCALE INTEGRATION (VLSI) SYSTEMS. 2011. DOI: 10.1109/TVLSI.2010.2050158
- González, C.; Mozos, D.; Resano, J.; Plaza, A. FPGA Implementation of the N-FINDR Algorithm for Remotely Sensed Hyperspectral Image Analysis. IEEE TRANSACTIONS ON GEOSCIENCE AND REMOTE SENSING. 2011. DOI: 10.1109/TGRS.2011.2171693
- Antonio Clemente, Juan;Gonzalez, Carlos;Resano, Javier ;Mozos, Daniel. A task graph execution manager for reconfigurable multi-tasking systems. MICROPROCESSORS AND MICROSYSTEMS. 2010
- González, C.;Resano, J.;Mozos, D.;Plaza, A. ;Valencia, D. FPGA Implementation of the pixel purity index algorithm for remotely sensed hyperspectral image analysis. EURASIP JOURNAL ON ADVANCES IN SIGNAL PROCESSING. 2010
- Resano, J; Clemente, Ja; González, C; Mozos, D; Catthoor, F. Efficiently scheduling runtime reconfigurations. ACM TRANSACTIONS ON DESIGN AUTOMATION OF ELECTRONIC SYSTEMS. 2008. DOI: 10.1145/1391962.1391966
- Ramo, E.P.; Resano, J.; Mozos, D.; Catthoor, F. Memory hierarchy for high-performance and energyaware reconfigurable systems. IET COMPUTERS AND DIGITAL TECHNIQUES. 2007. DOI: 10.1049/iet-cdt:20060155
- Resano, J.; Mozos, D.; Verkest, D.; Catthoor, F. A reconfigurable manager for dynamically reconfigurable hardware. IEEE DESIGN & TEST OF COMPUTERS. 2005. DOI: 10.1109/MDT.2005.100
- Resano, J; Verkest, D; Mozos, D: Vernalde, S; Catthoor, F. A hybrid design-time/run-time scheduling flow to minimise the reconfiguration overhead of FPGAs. MICROPROCESSORS AND MICROSYSTEMS. 2004. DOI: 10.1016/j.micpro.2004.03.015
- Resano, J; Pérez, M.E ; Mozos, D; Mecha,H; Septién,. Analyzing communication overheads during hardware/software partitioning. MICROELECTRONICS JOURNAL. 2003. DOI: 10.1016/S0026-2692(03)00168-X
Comunicaciones
- González,C.;Mozos,D.;Resano,J.;Plaza,A. FPGA implementation of endmember extraction algorithms from hyperspectral imagery: Pixel purity index versus N-FINDR. PROCEEDINGS OF SPIE - THE INTERNATIONAL SOCIETY FOR OPTICAL ENGINEERING. 2011. DOI: 10.1117/12.897384
- Resano, J.; Mozos, D.; Catthoor, F. A Hybrid Prefetch Scheduling Heuristic to Minimize at Run-Time the Reconfiguration Overhead of Dynamically Reconfigurable Hardware. PROCEEDINGS - DESIGN, AUTOMATION, AND TEST IN EUROPE CONFERENCE AND EXHIBITION. 2005. DOI: 10.1109/DATE.2005.18
Proyectos
- FCT-23-19075: XVI Semana de la Ingeniería y Arquitectura: Digitalización, Desarrollo Industrial y Proyección Social Sostenibles. 01/09/24 - 30/08/25
- JIUZ2023-CIE-02: Microfluidic Droplet Encapsulation for High-Throughput Single-Cell ICP-MS Analysis. CELLDROP. 16/05/24 - 15/05/25
- nanoLyme / Hacia un nuevo diagnóstico de la enfermedad de Lyme a través de la nanotecnología, la espectrometría atómica y la
inteligencia artificial (EFA099/01) (Cofinanciado al 65% por la Unión Europea a través del Programa Interreg VI-A España-Francia-Andorra (POCTEFA 2021-2027). El objetivo del POCTEFA es reforzar la integración económica y social de la zona fronteriza España-Francia-Andorra. 01/03/24 - 01/03/27
- ACELERADORES OPTIMIZADOS Y RESILIENTES PARA APRENDIZAJE AUTOMÁTICO EN ENTORNOS RISC-V (RETORNNA) (PDC2023-145851-I00). 01/01/24 - 31/12/25
- MICROMUESTREO Y ALTA RESOLUCIÓN TEMPORAL Y ESPACIAL PARA EL ANÁLISIS CLÍNICO MÍNIMAMENTE INVASIVO Y EL ANÁLISIS DE CÉLULAS INDIVIDUALES. 01/01/24 - 31/12/26
- PID2022-136454NB-C22: Arquitectura y programación de Computadores Escalables de Alto Rendimiento y Bajo Consumo III - UZ. 01/09/23 - 31/08/26
- FCT-22-18300: Servet IX y X -Exploración cercana al espacio. 01/07/23 - 30/06/24
- T58_23R: gaZ: grupo de Arquitectura de Computadores de la Universidad de Zaragoza. 01/01/23 - 31/12/25
- FCT-21-17098: Servet VII y VIII -Exploración cercana al espacio. 01/07/22 - 30/06/23
- PID2019-105660RB-C21: Jerarquía de memoria, gestión de tareas y optimización de aplicaciones. 01/06/20 - 29/02/24
- T58_20R: Grupo De Arquitectura De Computadores De La Universidad De Zaragoza (gaZ). 01/01/20 - 31/12/22
- JIUZ-2018-TEC-13:CARACTERIZACIÓN DEL ENVEJECIMIENTO DE LOS TRANSISTORES UTILIZADOS EN ACELERADORES PARA REDES NEURONALES Y DISEÑO DE MECANISMOS ARQUITECTÓNICOS PARA COMBATIR SU EFECTO. 01/01/19 - 31/12/19
- JIUZ-2017-TEC-09: ESTRATEGIAS DE MEJORA SOFTWARE Y HARDWARE PARA SISTEMAS ALTAMENTE HETEROGÉNEOS: PLANIFICACIÓN DINÁMICA Y REDES ON CHIP. 01/01/18 - 28/02/19
- UZCUD2017-TEC-07: ACCEDIENDO A LA ESCALA NANO. TRATAMIENTO DE DATOS EN LA CARACTERIZACIÓN DE NANOPARTÍCULAS MEDIANTE PLASMA DE ACOPLAMIENTO INDUCTIVO-ESPECTROMETRÍA DE MASAS (ICP-MS). 01/10/17 - 30/09/18
- GRUPO DE REFERENCIA GRUPO DE ARQUITECTURA DE COMPUTADORES DE LA UNIZAR(gaZ). 01/01/17 - 31/12/19
- TIN2016-76635-C2-1-R: COORDINADOR: ARQUITECTURA Y PROGRAMACIÓN DE COMPUTADORES ESCALABLES DE ALTO RENDIMIENTO Y BAJO CONSUMO. 30/12/16 - 31/12/20
- GRUPO CONSOLIDADO T48 gaZ: GRUPO DE ARQUITECTURA DE COMPUTADORES DE LA UNIVERSIDAD DE ZARAGOZA. 01/01/16 - 31/12/16
- GRUPO CONSOLIDADO T48 GRUPO DE ARQUITECTURA DE COMPUTADORES DE LA UNIVERSIDAD DE ZARAGOZA (gaZ). 01/01/15 - 31/12/15
- GRUPO CONSOLIDADO T48 GRUPO DE ARQUITECTURA DE COMPUTADORES DE LA UNIVERSIDAD DE ZARAGOZA (gaZ). 01/01/14 - 31/12/14
- TIN2013-46957-C2-1-P: JERARQUÍA DE MEMORIA Y APLICACIONES. 01/01/14 - 31/12/17
- GRUPO CONSOLIDADO T48 GRUPO DE ARQUITECTURA DE COMPUTADORES DE LA UNIVERSIDAD DE ZARAGOZA (gaZ). 01/01/13 - 31/12/13
- Tecnologías Audio-visuales Multimodales Avanzadas (TAMA). 01/01/13 - 01/01/15
- GRUPO CONSOLIDADO T48 GRUPO DE ARQUITECTURA DE COMPUTADORES DE LA UNIVERSIDAD DE ZARAGOZA (GAZ). 01/01/11 - 31/12/12
- TIN2010-21291-C02-01. JERARQUÍA DE MEMORIA. 01/01/11 - 31/12/14
- PIREGRID I3A. 01/06/09 - 31/05/12
- GRUPO CONSOLIDADO T48 GRUPO DE ARQUITECTURA DE COMPUTADORES DE LA UNIVERSIDAD DE ZARAGOZA (GAZ). 01/01/08 - 31/12/10
- BQU2002-00894. TÉCNICAS DE ESPECTROSCOPÉA ATÓMICA (SG-GFAAS, SS-ETV-ICPMS Y LIBS) PARA EL ANÁLISIS DIRECTO DE MUESTRAS SÓLIDAS: CARACTERIZACION DE MATERIALES Y MÉTODOS DE CRIBA Y DE CUANTIFICACÓN. 01/11/02 - 31/10/05
Proyectos de Innovación Docente
- Biblioteca Hypatia: implantación de nuevas funcionalidades de apoyo al aprendizaje autónomo en TIC. 01/06/21 - 14/10/22
- EINA, centro comprometido con la AGENDA 2030 y los Objetivos de Desarrollo Sostenible: Titulaciones, estudiantes y actividad de campus. 01/06/21 - 14/10/22
- Implantación de una lista unificada de Competencias Transversales en todas las titulaciones de la EINA. 01/06/21 - 14/10/22
- BIBLIOTECA HYPATHIA: implantación de nuevas funcionalidades de apoyo al aprendizaje autónomo para los estudiantes de la EINA. 02/06/19 - 02/06/20
- Estandarización de las competencias transversales en las actividades curriculares de la Escuela de Ingeniería y Arquitectura: Expansión a la totalidad de grados impartidos en el centro. 02/06/19 - 02/06/20
- Implementando los Objetivos de Desarrollo Sostenible(ODS) en la Escuela de Ingeniería y Arquitectura: Primeros pasos. 02/06/19 - 02/06/20
- Estandarización de las competencias transversales en las actividades curriculares de la Escuela de Ingeniería y Arquitectura. 02/06/18 - 02/06/19
- Gestión de actividades extracurriculares para el desarrollo de competencias transversales en la EINA. 02/06/18 - 02/06/19
- Plataforma Multi-Asignatura para la Mejora del Aprendizaje en el Grado en Ingeniería Informática: Ensayo con Alumnos (Continuación de PIIDUZ_17_365). 02/06/18 - 02/06/19
- Estructuración para la adquisición sistemática de las competencias transversales en los Grados de la Escuela de Ingeniería y Arquitectura. 02/06/17 - 02/06/18
- Experimentación y Difusión de una Plataforma Común de Trabajo para la Mejora del Aprendizaje en el Grado en Ingeniería Informática (Continuación de PIIDUZ_16_270). 02/06/17 - 02/06/18
- Estudio sobre el abandono en las ingenierías TIC que se imparten en la EINA. 02/06/16 - 02/06/17
- Estudio y diseño de una plataforma común de trabajo para la mejora del aprendizaje en el Grado en Ingeniería Informática. 02/06/16 - 02/06/17
- Planificación de las competencias transversales en los Grados de la Escuela de Ingeniería y Arquitectura. 02/06/16 - 02/06/17
- Creación de un mapa tecnológico de la titulación. 02/06/15 - 02/06/16
- AOC2 Diseño y puesta en marcha de soporte en Moodle. 02/06/11 - 02/06/12
- Realización de Proyectos con un entorno basado en el procesador ARM como método de aprendizaje en la asignatura de Laboratorio de Computadores. 02/06/08 - 02/06/09
Dirección de tesis
- Analysis of perfomance, power consumption and energy efficiency of modern FPGAs and microprocessors. Universidad de Zaragoza. Sobresaliente cum laude. 29/06/17
- Procesamiento a bordo de imágenes hiperespectrales mediante hardware reconfigurable. Universidad Complutense de Madrid. Sobresaliente Cun Laude. 11/11/11
- Técnicas de planificación en entornos reconfigurables para aplicaciones multimedia. Complutense de Madrid. Sobresaliente cum laude. 16/06/11
- Técnicas para reducir la penalización en rendimiento y consumo debido a la reconfiguración dinámica. Complutense de Madrid. Sobresaliente cum laude. 16/10/09
Dirección de proyectos fin de carrera
- DISEÑO E IMPLEMENTACIÓN DE UN PROCESADOR ESPECÍFICO PARA RESOLVER SUDOKUS. Universidad de Zaragoza. Matrícula de honor. 07/05/10
Dirección de proyectos fin de grado
- Optimización de árboles de decisión tipo Gradient Boosting añadiendo métricas de incertidumbre. Universidad de Zaragoza. Matrícula de honor. 23/09/24
- Implementación de un procesador RISC-V con soporte para un sistema operativo de tiempo real. Universidad de Zaragoza. Matrícula de honor. 08/07/22
- Implementación de prebuscadores de cache para el procesador RISC-V DRAC. Universidad de Zaragoza. Matrícula de honor. 06/10/21
- Migración de SOAP a los microcontroladores XMC4400 y XMC4500. Universidad de Zaragoza. Matrícula de honor. 10/07/15
- Migración del sistema de ficheros "Coffee File System" al microcontrolador XMC4500 y su memoria FLASH. Universidad de Zaragoza. Matrícula de honor. 18/12/14
Dirección de proyectos fin de master
- Implementación de un acelerador para redes neuronales bayesianas en plataformas RISC-V. Universidad de Zaragoza. Matrícula de honor. 13/07/24
- Diseño e implementación de un jugador artificial de Reversi sobre una FPGA. Universidad de Zaragoza, Máster en Ingeniería de Sistemas e Informática. 9,4. 01/12/11
UNIZAR teaching of the last six courses
|
Cargando...
